PathWave 先进设计系统（ADS）2020 Update 1.0 为充满挑战性的高速数字设计、射频和微波设计以及电力电子设计提供了多种设计解决方案，包括：

高速数字设计

• DDR/内存
  • 在 Memory Designer 中支持 DDR5
  • 创新的逐比特仿真模式支持 IBIS-AMI 模型、单端信号增强以及外部时钟
  • 支持写入均衡（时延文件）
  • 支持数据总线反转（DBI）
  • 自动为第三方 PCB 数据分配信号特性
  • 支持组编辑，提供 Memory Designer 设置控制器，以及更轻松的 IBIS/模型设置

• SIPro 和 PIPro
  • 通过减少 SIPro 和 PIPro-AC 中的端口寄生效应提高精度。这可以通过移至图纸端口（Sheet Port）和在 PIPro 中拆分引脚来实现。对于电感占主导地位的低电阻 PDN，这一点尤其重要
  • SIPro 现在通过“网格划分”选项提供并行仿真功能。它允许将单个分析设置拆分为多个并行作业，并控制每个作业使用的线程。它可以极大缩短大型工作站或服务器阵列上的仿真时间，也可以减少求解所需的最大内存
  • PIPro AC 和 SIPro Analysis 支持所有元器件模型类型的不可更新（嵌入式）元器件，从而缩短仿真时间
  • SIPro 和 PIPro 都可以在仿真中使用 ADS 原理图单元作为无源元器件
  • SIPro 提高了对差分线路以及包含公共通孔（例如合并的隔离盘）的过孔的分析准确性

电磁仿真

• RFPro
  • 加速打开 RFPro 或切换组件规则
  • FEM 求解程序现在可在 RFIC 平台中使用，弥补 Momentum 在仿真 FBAR 滤波器或晶圆级封装方面的不足
  • 推出了新的 FEM 求解程序：第 2 代
  • 大大减少了预处理时间
  • 提高了网格划分的可靠性
  • 适用于 FEM 的新网格域优化模式，可以在选择网络或元器件时自动减小仿真空间，同时保持精确的接地回流路径
  • FEM 现在支持加密衬底

电路仿真

• 模型
  • 支持 TMI 模型
  • 支持用于 BSIMSOI 模型的 XL
• 电路包络
  • 推出紧凑型测试信号，极大加速包络 EVM 仿真
  • 现在使用与频率相关的文件时，可以使用“包络中的卷积”简化设置
• 电热
  • 当为功率指定 [mW/uW/pW] 单位时，FloorPlanner 结果现在非常精确

电力电子

• 电力电子专业（PEPro）软件
  • 新的测试台可以绘制辐射 EMI 与频率和角度的关系图，以便对候选的 PCB 版图进行预兼容测试
  • 改进了传导 EMI 结果数据显示，以实现更好的频谱精度和噪声水平
  • 修复了 PEPro 漏洞。例如，在“撤销（Undo）”按钮中显示文本
• 设计转换
  • 修复了当输入文件路径中存在空格时，在 Windows 操作系统上导入网表文件失败的问题
  • 修复了在导入网表文件时，生成的文件使用文件名和文件路径，而不是使用 NetlistInclude 组件的 IncludeFile 字段中的文件名的问题
  • 修复了 LTspice 导入漏洞。例如，仿真器保留字是固定的

设计与技术管理

• 一般特性
  • 修复了在程序库重命名期间，工作区进行更改时发生崩溃的问题
  • 修复了在编辑“实例参数”时可能发生崩溃的问题
  • 修复了在“设计搜索”和“显示参考”时可能发生崩溃的问题
  • 支持 Cadence 基本程序库中的“补丁”组件
  • 支持在参考/相关窗口之间进行拖放操作
• 数据显示
  • 改进了“数据显示表达式管理器”和“表达式层次结构”
• 数据链路（Python 接口）

设计编辑

• 添加了 AEL 函数，可以获得互连线段的端点或拐角
• 添加了 db_rotate_selected_objects() 函数，在给出的上下文中旋转所有选定对象
• 添加了 AEL 函数，可在用户放置不受约束的过孔时用于宏录制
• 现在可以使用 Line Type 绘制迹线（通过 AEL 命令）
• 添加了 tech_get_padstack_def_names() AEL 函数
• 添加了 AEL 函数用于提取 Keepout 信息
• 添加了 AEL 函数用于获取接地面轮廓点
• 添加了 AEL 函数，用于获取过孔名称、模板名称、PCB 过孔实例的起止层

开始

准备好开始使用 ADS 2019 Update 1.0 了吗？索取免费试用版本。

查看其他的 ADS 产品版本。

返回 Keysight 先进设计系统（ADS）